По мере того как действие закона Мура замедляется, чиплеты и гетерогенная интеграция становятся перспективным способом продолжать улучшать производительность, энергопотребление, площадь и стоимость (PPAC). Однако выбор наилучшего способа соединения этих устройств так, чтобы они работали согласованно и предсказуемо, становится сложной задачей, поскольку число вариантов постоянно растёт.

Большее количество возможностей означает и больше потенциальных соединений. Поэтому, хотя приложения следующего поколения — в области ИИ, 5G, высокопроизводительных вычислений, мобильных устройств и носимой электроники — выигрывают от различных комбинаций устройств в компактных корпусах, ориентироваться в постоянно растущем числе вариантов межсоединений становится всё труднее. Но есть и положительная сторона: отрасль больше не ограничена одним набором правил, и возможности кастомизации и оптимизации систем стремительно растут.

Samsung, Intel, TSMC и многие другие производители сосредоточены на оптимизации соединений die-to-die и die-to-package в различных архитектурах — будь то использование микробамп-контактов, вертикальных структур с комбинированным бондингом и мостами или горизонтальных слоёв с fan-out перераспределением. Решение о том, как и где формировать межсоединения, становится важной частью системной интеграции.

Дорожная карта гетерогенной интеграции движется в сторону большего стекования кристаллов (чипов) с использованием гибридного бондинга, более широкого применения кремниевых мостов, диоксида кремния и полимерных интерпозеров увеличенного размера. Архитектуры и типы упаковки продолжают развиваться для различных областей применения.

Различные архитектуры

«Ожидается, что архитектуры продвинутой упаковки приведут к экспоненциальному росту количества I/O-соединений», — заявил Сынг Ук Юн, вице-президент Samsung Electronics.

Юн представил подробное описание решения Advanced Packaging FAB Solution (APFS) для интеграции чипов на конференции IEDM, сосредоточившись на четырёх ключевых процессах продвинутой упаковки:

• резка тонких пластин (thin wafer dicing)

• гибридный бондинг

• отделение тонкой пластины (thin wafer lift-off) без напряжений

• вертикальные межсоединения

По его словам, для технологии кристаллов ключевыми параметрами являются толщина пластины и шаг бамп-контактов.

В настоящее время наиболее передовые корпуса HBM-памяти имеют толщину пластины менее 40 мкм и содержат более 16 кристаллов в одном пакете.

Samsung использует четыре конфигурации упаковки:

• 2.5D RDL (R-Cube)

• 2.5D Silicon Interposer (I-Cube)

• 3D-IC stacking

• X-Cube с микробампами и гибридным бондингом

• H-Cube с гибридным интерпозером

Рост электрических, механических и тепловых проблем также стимулирует развитие технологий гетерогенной интеграции.

Например, TSMC продемонстрировала решение проблемы шума в системе из:

• 4 SoC

• 8 HBM

на органическом интерпозере 50 × 54 мм, установленном на подложке 78 × 72 мм.

В этой конструкции минимальный шаг микробампов для соединения чип-к-чипу составляет 35 мкм. Органический интерпозер содержит примерно 53 000 линий слоя перераспределения (RDL).

TSMC также интегрировала дискретный развязывающий конденсатор рядом с SoC на стороне C4-контактов интерпозера. Это позволяет быстро подавлять шумы питания и улучшает целостность сигналов HBM при высоких скоростях передачи данных.

Тепловые проблемы

Хотя тепловые проблемы не новы для полупроводниковой отрасли, они будут усиливаться по мере того, как всё больше вычислительных и энергетических компонентов располагаются рядом друг с другом.

Например, комбинация:

• памяти

• микросхем управления питанием

часто требует изоляции внутри одного корпуса.

Как отметил Грили:

«Микросхема управления питанием похожа на старую грелку для рук, а память не любит температуру выше 85 °C, не говоря уже о 100 °C».

Интерпозеры

Интерпозер — это промежуточная структура между кристаллом и ламинированной подложкой.

Хотя часто говорят о кремниевых интерпозерах, основным материалом является диэлектрик — диоксид кремния.

Полимерные интерпозеры значительно дешевле кремниевых, но могут уступать им по надёжности в некоторых приложениях.

TSMC изучает преимущества органических интерпозеров:

• электрические характеристики

• контроль деформации

• выход годных

• надёжность

По словам Шин-Пуу Дженга из TSMC:

Потери передачи зависят от длины линии.
Чтобы достичь высокой пропускной способности при фиксированном энергопотреблении на бит, длину межсоединений нужно сокращать.

 

Гибридный бондинг

Гибридный бондинг получил своё название потому, что одновременно соединяет:

• медь-к-меди

• диэлектрик-к-диэлектрику

Это обеспечивает максимально плотное вертикальное соединение.

По сравнению с медными микробампами:

• задержка сигнала почти исчезает

• плотность контактов увеличивается примерно в 1000 раз

Сегодня шаг микробампов составляет более 35 мкм, а для гибридного бондинга рассматриваются значения менее 20 мкм.

Ключевые требования:

• чистые поверхности

• очень точное выравнивание

Используются два процесса:

1. wafer-to-wafer (W2W) — соединение пластина-к-пластине

2. chip-to-wafer (C2W) — кристалл-к-пластине

W2W более зрелый, но требует одинаковых по размеру чипов.
C2W более гибкий, но сложнее и чувствителен к точности позиционирования.

Один из способов повысить точность — коллективный D2W-бондинг, когда несколько кристаллов соединяются одновременно.

Также существует несколько методов отделения (debonding):

• термический — дешёвый, но вызывает напряжения и снижает выход

• химический — выполняется при комнатной температуре, но медленный

• лазерный lift-off — быстрый и с низким напряжением, но дорогое оборудование

Новое решение — фотонный lift-off, который использует интенсивный свет для быстрого отделения пластины от стекла с небольшими механическими напряжениями и умеренной стоимостью оборудования.

Коллективный D2W-гибридный бондинг считается ключевой технологией для fan-out упаковки.

Intel сообщила о прогрессе:

• в 2021 году — шаг 10 мкм

• недавно — 3 мкм

Для этого были разработаны новые технологические модули:

• оптимизация осаждения оксида PECVD

• улучшенные CMP-суспензии для полировки

• процессы травления и заполнения высокоаспектных via-отверстий

Кремниевые мосты

Intel и TSMC используют кремниевые мосты для соединения:

• модулей HBM

• CPU/GPU

Компания ASE представила платформу упаковки FoCoS-B с встроенными мостами и соединениями с линиями 0,8 мкм.

Из-за ограничений fan-out RDL-процесса решения:

• FOCoS-CF

• FOCoS-CL

имеют:

• более 6 слоёв

• тонкие линии 1 мкм / 1 мкм

что подходит для:

• плотных die-to-die соединений

• большого количества I/O

• высокоскоростных сигналов.

В одном примере используется:

• 8 кремниевых мостов

• 2 ASIC

• 8 модулей HBM2e

в двух одинаковых fan-out структурах.

Размеры:

• FO-модули — 47 × 31 мм

• весь корпус — 78 × 70 мм

Инженеры ASE также сравнили:

• потери сигнала

• деформацию

• надёжность

между 2.5D-подходом и FOCoS-архитектурой.

Обе версии FOCoS показали лучшие электрические характеристики, чем 2.5D с TSV, благодаря:

• отсутствию кремниевого интерпозера

• меньшей паразитной ёмкости

• меньшим перекрёстным помехам.

Управление теплом

В корпусе более 90% тепла рассеивается через верхнюю часть чипа к радиатору.

Обычно используется анодированный алюминиевый радиатор с вертикальными рёбрами.

Между чипом и корпусом размещается термоинтерфейсный материал (TIM) с высокой теплопроводностью.

Для CPU нового поколения применяются:

• сплавы индия и олова (≈60 W/mK)

• серебряно-спечённое олово (≈50 W/mK)

Инженеры продолжают искать альтернативы TIM.

Как отметил Натан Уитчерч из Amkor:

Материалы, которые раньше были редкими, становятся ещё более редкими.

Например, спечённое серебро образует высокотеплопроводящую матрицу между крышкой корпуса и кристаллом.
Другой вариант — более мягкие TIM-материалы на основе индия.

Итоги

В продвинутой упаковке кристаллы соединяются электрически с помощью:

• припоя

• микробампов

• RDL

• гибридного бондинга

Все эти соединения должны оставаться надёжными на протяжении всего срока службы модуля.

По мере роста разнообразия типов упаковки и появления новых низконапряжённых процессов инженеры приходят к выводу, что гибкость гетерогенной интеграции оправдывает все сложности.

По словам Сынг Ук Юна из Samsung:

Полупроводниковая отрасль только начинает путь к кристаллам и гетерогенной интеграции, поскольку масштабирование устройств становится всё более сложным и дорогим, а преимущества PPAC уменьшаются с каждым новым техпроцессом.

Он также отметил, что в будущем:

• стандарты проектирования чипов станут более распространёнными

• появятся более предсказуемые способы объединения устройств

Однако на это потребуются годы, а также:

• сбор больших объёмов данных

• сотрудничество партнёров

• эксперименты по всей цепочке создания стоимости.