Digitrode

Обычно вы не думаете о моделировании кода Verilog, который, как правило, вы пишите для FPGA, как о визуальном процессе. Вы пишете тестовый скрипт и запускайте симуляцию. Вы можете получить какую-то распечатанную информацию или получить графический результат, основанный на форме сигналов, но обычно вы не видите схему.

Теперь этот недостаток исправлен, и разработчики могут посмотреть на «написанную» в Verilog схему в своем браузере. Новый сайт (digitaljs.tilk.eu) объединяет Yosys и логический симулятор на основе javascript, позволяющий визуализировать и моделировать Verilog в вашем браузере. Работа над этим проектом все еще продолжается на GitHub, поэтому вы можете найти некоторые недочеты, но, тем не менее, это и полезный ресурс для многих разработчиков, проектирующих устройства с использованием ПЛИС.

Программируемые логические интегральные схемы (ПЛИС) типа FPGA могут иметь крутую кривую обучения, поэтому начальные учебные пособия являются популярной темой среди новичков.

Недавно компания Intel опубликовала видео под названием Basics of Programmable Logic: FPGA Architecture (Основы программируемой логики: архитектура FPGA), и вы можете увидеть его ниже. Конечно, Intel купила Altera, поэтому материал имеет немного привкус Altera/Intel, но курс достаточно общий, поэтому приведенные в нем концепции будут применяться практически к любой FPGA.

Если вы – новичок в работе с программируемыми логическими интегральными схемами (ПЛИС) типа FPGA и ищете новую отладочную плату, которая поможет вам учиться такому нелегкому делу, как программирование FPGA, то в данном материале будет как раз предоставлен краткий обзор трех оптимальных плат с FPGA для новичков.

Искусственный интеллект (ИИ) – это, несомненно, будущее вычислений, при этом большое количество исследований проводится в попытке создать полезный и надежный ИИ. Часть исследований ИИ включает в себя изучение области, называемой глубоким обучением, являющейся отраслью машинного обучения, которая использует алгоритмы для моделирования абстракций высокого уровня. В настоящее время для моделирования процессов глубокого обучения и обработки этих алгоритмов разрабатываются большие системы с использованием графических процессоров в качестве центрального средства обработки.

Большая часть сегодняшних массовых вычислений использует графические процессоры, потому что закон Мура за последние несколько десятилетий сохранился, однако мы приближаемся к тому времени, когда развитие графических процессоров (GPU) не будет соответствовать требованиям алгоритмов ИИ. В дополнение к вычислительной мощности, эти GPU-системы также потребляют большое количество энергии. Итак, как можно увеличить вычислительную мощность при одновременном снижении энергопотребления в процессе выполнения этих алгоритмов глубокого обучения?

Поскольку ПЛИС FPGA – это всего лишь сочетание компонентов цифровой логики на кристалле, для разработчиков не является редкостью создавать процессор, используя хотя бы часть схемы FPGA.

С появлением новых типов ядер появляются и новые их реализации для программируемых логических схем. VexRiscv – это реализация архитектуры процессора RISC-V с использованием языка SpinalHDL.

Работа с программируемыми логическими интегральными схемами (ПЛИС) с программной точки зрения не проще, а зачастую сложнее программирования микроконтроллеров или обычных персональных компьютеров. Но не все редакторы языков Verilog или VHDL имеют такое же удобство пользования, как у редакторов для программирования более классических вычислительных машин. Поэтому для тех, кто разрабатывает программы для ПЛИС в частности на языке Verilog, был бы полезен простой и удобный инструмент наподобие редактора NotePad++. Редактор SystemVerilog Editor благодаря своей функциональности может стать таковым.

Если вы прожженный ардуинщик, но все же интересуетесь разработками с использованием плат на основе программируемых логических интегральных (ПЛИС) схем типа FPGA, то вас может заинтересовать недавнее появление отладочной платы DE0 Nano SoC Development Kit тайваньской компании Terasic.

В основе платы лежит микросхема Cyclone V с 40000 логических элементов и с интегрированным двухъядерным процессором ARM Cortex A9. Полезная особенность этой платы заключается в том, что благодаря расположению разъемов она совместима с шилдами Arduino.

Сегодня представлено большое количество отладочных и оценочных плат с программируемым логическими интегральными схемами. Они различаются своими возможностями, размерами и ценой. Перед разработчиком зачастую встает вопрос, какую плату использовать для своего проекта. Чтобы ответить на этот вопрос, нужна информация о представленных на мировом рынке платах с ПЛИС.

Представленный список недорогих (до $300) отладочных плат с их розничными ценами и возможностями отнюдь не исчерпывающий, но позволяет сориентировать разработчика в его непростом выборе.

Компания Parallax опубликовала исходный код своего популярного 32-разрядного 8-ядерного микроконтроллера Propeller 1 (P8X32A). Этот контроллер был выпущен в 2006 году и завоевал большую популярность среди радиолюбителей и энтузиастов.

Код процессора доступен на языке описания аппаратуры Verilog под лицензией GNU General Public License v3.0. Но в Parallax решили выложить не только файлы восьмилетней давности, но и все конфигурационные файлы, необходимые для реализации процессора на ПЛИС Altera Cyclone IV. Причем конфигурации ориентированы на две отладочные платы: дешевую DE0-Nano и более дорогую, но в то же время более функциональную Altera DE2-115, на которой можно будет в последствии реализовать процессор Propeller 2.

Структура If/Else

Последний основной момент Verilog, который мы разберем в рамках данного базового курса, это структура If/Else. При корректном использовании она представляет собой крайне полезный инструмент.

Сначала рассмотрим несколько правил, которые нужно соблюдать в отношении структуры If/Else в Verilog: