цифровая электроника
вычислительная техника
встраиваемые системы

 

Визуализация кода Verilog в браузере

Автор: Mike(admin) от 10-09-2018, 12:05

Обычно вы не думаете о моделировании кода Verilog, который, как правило, вы пишите для FPGA, как о визуальном процессе. Вы пишете тестовый скрипт и запускайте симуляцию. Вы можете получить какую-то распечатанную информацию или получить графический результат, основанный на форме сигналов, но обычно вы не видите схему.


Визуализация кода Verilog в браузере

Теперь этот недостаток исправлен, и разработчики могут посмотреть на «написанную» в Verilog схему в своем браузере. Новый сайт (digitaljs.tilk.eu) объединяет Yosys и логический симулятор на основе javascript, позволяющий визуализировать и моделировать Verilog в вашем браузере. Работа над этим проектом все еще продолжается на GitHub, поэтому вы можете найти некоторые недочеты, но, тем не менее, это и полезный ресурс для многих разработчиков, проектирующих устройства с использованием ПЛИС.


Если у вас пока еще нет готового кода Verilog, вы можете использовать кнопку «Load Example Code», чтобы выбрать несколько примеров. Вы можете попробовать что-то действительно простое, например:



module test(
input a,
output b
);
 
assign b=~a;
 
endmodule

В результате получится схема, как показано ниже:


Визуализация кода Verilog в браузере

Кнопка A активна, поэтому нажатие на нее приведет к изменению небольшого светодиода на другой цвет вместе с соответствующими проводами. Это может быть не очевидно, но вы можете перетаскивать компоненты по своему вкусу. Вы также можете удалить существующие провода и создать новые соединения. Впрочем, пока не ясно, есть ли здесь способ добавлять или удалять сами компоненты.


Это не плохой способ изучить Verilog, так как вы можете быстро увидеть, что делает код. Однако он недостаточно гибкий, чтобы быть полноценным рабочим симулятором. Например, называя что-то clk, вы получите входной тактовый сигнал на схеме, но используя любое другое имя для элемента тактирования, программа реализует этот элемент в виде кнопки типа «a», как в приведенном выше примере. Невозможно установить тактирование другим способом.




© digitrode.ru


Теги: Verilog, Схемотехника




Уважаемый посетитель, Вы зашли на сайт как незарегистрированный пользователь.
Мы рекомендуем Вам зарегистрироваться либо войти на сайт под своим именем.

Комментарии:

Оставить комментарий