цифровая электроника
вычислительная техника
встраиваемые системы

 



Как создать конечный автомат в Verilog

Автор: Mike(admin) от 11-01-2021, 05:55

Конечные автоматы являются одной из наиболее распространенных моделей работы как в аппаратных, так и в программных системах. Практически любую полезную цифровую систему можно определить как конечный автомат, поэтому неплохо узнать как можно больше об этом полезном системном шаблоне.


Как создать конечный автомат в Verilog

В этой статье описаны основы конечных автоматов и показан практический способ их реализации на языке Verilog.

Конечный автомат на C

Автор: Mike(admin) от 10-02-2014, 04:55

При программировании приложений для встраиваемых систем удобно пользоваться конечными автоматами.


конечный автомат

Они дают ряд преимуществ:


  • Вы можете перевести требования системы в диаграмму состояний или в таблицу состояний переходов.

  • По диаграмме состояний или таблице состояний переходов вы можете проверить правильность проекта до написания программы.

  • Это облегчает понимание кода.

  • Вы можете быстро сопоставлять друг с другом код и требования к системе.

  • Обеспечивается детерминизм, то есть вы сможете точно знать, что делает система в определенный момент.

При использовании автоматного подхода важно грамотно организовать конечный автомат у себя в коде. Поэтому ниже приводится шаблон конечного автомата, написанный на языке C. Он не сложен и позволяет понять принцип работы конечных автоматов. Овладев этим инструментом, его в последствии можно будет масштабировать на более сложные программные архитектуры.