цифровая электроника
вычислительная техника
встраиваемые системы

 
» » » VexRiscv: модульная реализация RISC-V для FPGA

VexRiscv: модульная реализация RISC-V для FPGA

Автор: Mike(admin) от 9-08-2017, 18:25

Поскольку ПЛИС FPGA – это всего лишь сочетание компонентов цифровой логики на кристалле, для разработчиков не является редкостью создавать процессор, используя хотя бы часть схемы FPGA.


VexRiscv: модульная реализация RISC-V для FPGA

С появлением новых типов ядер появляются и новые их реализации для программируемых логических схем. VexRiscv – это реализация архитектуры процессора RISC-V с использованием языка SpinalHDL.


SpinalHDL представляет собой разработанный по принципу open-source язык высокого уровня, концептуально подобный Verilog или VHDL и может компилироваться в Verilog или VHDL, поэтому он должен быть совместим с большинством цепочек инструментов. Кроме того, SpinalHDL не соответствует требованиям HLS. Его цель – не «запихивать» что-то абстрактное в триггеры и вентили, а с помощью простых элементов (триггеры, вентили, условные операторы) создавать новый уровень абстракции и помогать разработчику повторно использовать свой код и не писать то же самое снова и снова.


VexRiscv хорошо реализован, поскольку он характеризуется модульностью. Разработчик может без проблем добавить инструкции, отладку по JTAG, кеши и многое другое.


Когда вы создаете процессор в FPGA, вам обычно приходится реализовывать один из трех вариантов. Вы можете создать ядро с нуля самостоятельно, что очень интересно, но требует большой работы как по дизайну, так и по связанным с ним инструментами, например, это кросс-компилятор или операционная система. Вы можете «заимствовать» существующую архитектуру или дизайн, которые могут быть или не быть лицензионными, в зависимости от того, что вы выбираете. Вы также можете использовать коммерческое предложение. Хотя некоторые из них бесплатны в некоторых обстоятельствах, все же в большинстве случаев вы заплатите за коммерческое ядро существенно.


Эта открытая реализация предлагает вам простой способ использовать некоторые отличные инструменты. Здесь имеется отладочный интерфейс для GDB и порт FreeRTOS. Также в VexRiscv есть 32-битная часть, которая может достичь производительности 1.16 Dhrystone MIPS/МГц, даже если все функции включены. Это сопоставимо с коммерческими 32-разрядными процессорами.


Документация тоже хорошо составлена. Вы можете имитировать процессор в системе Linux. Помимо этого, авторами приведены характеристики реализации для некоторых общих ПЛИС. Например, чип Cyclone V может поддерживать от 115 МГц до 187 МГц в зависимости от параметров. Даже Cyclone II может запускать «голую» версию на частоте 156 МГц или с измененную версию на частоте 92 МГц.




© digitrode.ru


Теги: RISC-V, FPGA, ПЛИС



   Благодарим Вас за интерес к информационному проекту digitrode.ru.
   Если Вы хотите, чтобы интересные и полезные материалы выходили чаще, и было меньше рекламы,
   Вы можее поддержать наш проект, пожертвовав любую сумму на его развитие.


Уважаемый посетитель, Вы зашли на сайт как незарегистрированный пользователь.
Мы рекомендуем Вам зарегистрироваться либо войти на сайт под своим именем.

Комментарии:

Оставить комментарий